(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-349247

(P2000 – 349247A)

(43)公開日 平成12年12月15日(2000.12.15)


(51) Int.Cl. ⁷	設別記号			F I				テーマコード(参考)		
H01L	27/10	451		H 0	1 L 2	27/10		451	5F001	
	27/04				2	7/04		С	5F038	
	21/822				2	7/10		651	5F083	
	27/108							681B	,	
	21/8242			29/78				371		
	•		審查請求	有	請求其	頁の数12	OL	(全 10 頁)	最終頁に続く	
(21)出願番号		特顏平11-158271		(71)	出願人	000004	237			
*						日本電	気株式	会社		
(22) 出顧日		平成11年6月4日(1999.6.4)				東京都	港区芝	五丁目7番1	号	
					発明者	井上	尚也			
			}			東京都	港区芝	五丁目7番1	号 日本電気株	
						式会社	内			
				(72)	発明者	竹内	常雄		•	
								五丁目7番1	号 日本電気株	
						式会社				
				(74)	代理人	1000829				
		,				弁理士	京本	直樹 (外	2名)	
									最終頁に続く	

(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】 (修正有)

【課題】強誘電体メモリ部を有し多層配線構造となる半 導体装置のメモリ特性および信頼性を向上させる。

【解決手段】下部電極10、強誘電体膜11、上部電極12で構成される強誘電体キャパシタ表面にエッチングストッパ膜13が被着し、エッチングストッパ膜上に別種の層間絶縁膜15が形成される。あるいは、強誘電体キャパシタと多層配線構造を有する半導体装置において、層間絶縁膜上に強誘電体キャパシタと第1の配線層18,19が形成され、強誘電体キャパシタの膜厚が、上記第1の配線層の膜厚と同一になるように形成される。また、強誘電体キャパシタを有するメモリセルにおいて、ビット線16およびプレート線17が層間絶縁膜を介して強誘電体キャパシタの上部に配設され、上記ビット線およびプレート線が高密度に配設される。



1:シリコン基板
2:素子分離地接膜
3,3a,3b:ゲート電極
4,4a,5,5a,6:拡散層
7:第1層間色練膜
8,8a,9,9a:コンタクトプラグ
10: 沖部電板
11:強誘電板
11:強誘電板
12:上部電板
13:エッチングストッパ
14:コンタクトパッド
15:第2層間

18, 19:第1配線層 20, 21:第2配線層

2

【特許請求の範囲】

【請求項1】 第1の層間絶縁膜上に下部電極、強誘電体膜、上部電極がこの順に積層して成る強誘電体キャパシタ表面にエッチングストッパ膜が形成され、前記エッチングストッパ膜上に第2の層間絶縁膜が形成されていることを特徴とする半導体装置。

1

【請求項2】 前記エッチングストッパ膜がチタン酸化物で構成され、前記第2の層間絶縁膜がシリコン酸化物で構成されていることを特徴とする請求項1記載の半導体装置。

【請求項3】 強誘電体キャパシタと多層配線構造を有する半導体装置であって、第1の層間絶縁膜上に前記強誘電体キャパシタと第1の配線層とが形成され、前記強誘電体キャパシタを構成する下部電極、強誘電体膜および上部電極の積層した膜厚が、前記第1の配線層の膜厚と同一になっていることを特徴とする半導体装置。

【請求項4】 前記強誘電体キャパシタを有するメモリセルにおいて、ビット線およびプレート線が前記第2の層間絶縁膜を介して前記強誘電体キャパシタの上部に配設されていることを特徴とする請求項1、請求項2また 20は請求項3記載の半導体装置。

【請求項5】 前記ビット線およびプレート線が互いに 並行して配設されていることを特徴とする請求項4記載 の半導体装置。

【請求項6】 隣接する2本のプレート線および1本の ビット線が所定のピッチで配設されていることを特徴と する請求項5記載の半導体装置。

【請求項7】 前記強誘電体キャパシタを有するメモリセルにおいて、プレート線が前記第2の層間絶縁膜を介して前記強誘電体キャパシタの上部に配設され、ビット線が第3の層間絶縁膜を介して前記プレート線上に配設されていることを特徴とする請求項1、請求項2または請求項3記載の半導体装置。

【請求項8】 ロジック回路とメモリ回路の混載する半導体装置であって、前記ロジック回路の第1の配線層とメモリ回路の前記強誘電体キャパシタとが前記第1の層間絶縁膜上に形成され、ロジック回路の第2の配線層と前記プレート線が前記第2の層間絶縁膜上に形成され、ロジック回路の第3の配線層と前記ビット線が前記第3の層間絶縁膜上に形成されていることを特徴とする請求 40項7記載の半導体装置。

【請求項9】 前記強誘電体キャバシタの下部電極が前記第1の層間絶縁膜に形成されたコンタクトプラグあるいは前記コンタクトプラグとその上部のバリア層とを介して半導体基板表面の拡散層に電気接続されていることを特徴とする請求項1から請求項8のうち1つの請求項に記載の半導体装置。

【請求項10】 強誘電体キャパシタを有する半導体装 という。こ 置の製造方法であって、半導体基板上に形成した絶縁ゲ 半導体装置 ート電界効果トランジスタを被覆する第1の層間絶縁膜 50 置である。

を形成する工程と、前記第1の層間絶縁膜の所定の領域 に半導体基板表面の拡散層に接続するコンタクトブラグ を形成する工程と、前記強誘電体キャパシタを形成しな い領域にある前記コンタクトブラグを被覆するように酸 化防止膜を形成する工程と、前記酸化防止膜上および前 記強誘電体キャパシタを形成する領域にあるコンタクト プラグ上に導電体膜と強誘電体膜とを積層して堆積させ る工程と、酸化雰囲気ガス中で熱処理を行い前記強誘電 体膜の電気特性を向上させる工程と、を含むことを特徴 20 とする半導体装置の製造方法。

【請求項11】 半導体基板上に第1の層間絶縁膜を介して強誘電体キャパシタを形成する工程と、前記強誘電体キャパシタ表面に被着するエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜とは異種の第2の層間絶縁膜を前記エッチングストッパ膜上に形成する工程と、第1ステップのドライエッチングで前記第2の層間絶縁膜をエッチングし前記エッチングストッパ膜に達するコンタクト孔を形成する工程と、反応ガスに水素を含まない第2ステップのドライエッチングで前記露出したエッチングストッパ膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。

【請求項12】 半導体基板上に第1の層間絶縁膜を介して強誘電体キャパシタと第1の配線層とを形成する工程と、前記強誘電体キャパシタ表面に被着するエッチングストッパ膜を形成する工程と、前記エッチングストッパ膜とは異種の第2の層間絶縁膜を前記第1の配線層および前記エッチングストッパ膜を被覆するように形成する工程と、第1ステップのドライエッチングで前記第2の層間絶縁膜をエッチングし前記第1の配線層および前記エッチングストッパ膜に達するコンタクト孔を形成する工程と、反応ガスに水素を含まない第2ステップのドライエッチングで前記露出したエッチングストッパ膜を除去する工程と、を含むことを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

30

【発明の属する技術分野】本発明は、半導体装置および その製造方法に関し、特に強誘電体キャパシタを有する 半導体装置の配線構造とその製造方法に関する。

0 [0002]

【従来の技術】現在、強誘電体膜の特性を利用した半導体装置の開発およびその実用化が種々に検討されている。この強誘電体膜は、その誘電率のヒステリシス特性から強誘電体メモリ(FeRAM)に適用されたり、その高い誘電率特性からDRAMのようなメモリセルのキャパシタに適用されたりする。以下、これらの強誘電体膜を含んで構成されるキャパシタを強誘電体キャパシタという。ここで、前者は、一般的に蓄積情報の不揮発性半導体装置であり、後者は、蓄積情報の揮発性半導体装置である。

【0003】このような強誘電体膜を用いる半導体装置 は、半導体素子の微細化による高密度化あるいは高集積 化と共に多機能化の方向にある。特に、半導体装置の多 機能化においては、半導体装置に多層配線を形成するこ とが必須となる。

【0004】このような多機能化した半導体装置とし て、ロジック回路と強誘電体メモリ回路とを混載するも のがある。そして、このような半導体装置は、ICカー ドのような携帯機器に有効なものとして期待されてい

【0005】従来の技術で、このようなロジック・メモ リ混載の半導体装置として、特開平10-275897 号公報に記載された技術がある(以下、第1の従来例と いう)。以下、図8に基づいて、この第1の従来例につ いて説明する。図8は、2層配線構造の半導体装置の断 面図である。

【0006】図8に示すように、半導体基板101表面 に素子間分離酸化膜102が形成され、ロジック部およ びメモリセル部にMOSFETが形成される。すなわ ち、メモリセル部の半導体基板表面にゲート酸化膜を介 20 してゲート電極103が形成され、ソース・ドレイン用 の拡散層104、105が形成される。同様に、ロジッ ク部の半導体基板表面にゲート酸化膜を介してゲート電 極103a,103bが形成され、ソース・ドレイン用 の拡散層104a, 105a, 106が形成される。 【0007】そして、平坦化された第1層間絶縁膜10

7の所定の領域にコンタクト孔が設けられ、このコンタ クト孔にコンタクトプラグ108,109が形成され る。ここで、拡散層105上のコンタクトプラグ109 は、図示していないがメモリセルのビット線に接続され 30 については全く記載されていない。

【0008】そして、第1層間絶縁膜107上にキャッ プ用の絶縁膜110が形成され、この上に強誘電体キャ パシタが形成される。ここで、強誘電体キャパシタは、 下部電極111、強誘電体薄膜112および上部電極1 13で構成される。そして、上述したコンタクトプラグ 108は、電極配線115を介して強誘電体キャパシタ の上部電極113に接続される。

【0009】また、ロジック部では、コンタクトプラグ 108a、コンタクトプラグ109aは、それぞれ第1 配線層116,117に接続される。そして、半導体装 置の全面に第2層間絶縁膜118が形成され、この第2 層間絶縁膜118の所定の領域にスルーホールが形成さ れ、このスルーホールを介して第1配線層116,11 7にそれぞれ接続する第2配線層119,120が形成 される。

【0010】また、特開平10-189886号公報に は、メモリセル部の面積を縮小し信頼性を向上させる技 術が提案されている(以下、第2の従来例という)。こ

ャパシタがコンタクトプラグ108上に位置して形成さ れ、このコンタクトプラグ108が強誘電体キャパシタ の下部電極111に接続される点にある。この場合に は、第1の従来例の場合の電極配線115は不要とな る。

[0011]

【発明が解決しようとする課題】以上に述べた従来の技 術には、以下に述べるような問題が存在する。すなわ ち、第1の従来例では、図8で説明したように電極配線 115が強誘電体キャパシタ上に配設される。そして、 メモリセルのキャパシタ領域に大きな凸部が形成され る。

【0012】このために、第2層間絶縁膜118を化学 機械研磨(CMP)法で平坦化すると、半導体装置内で 強誘電体キャパシタの無い領域、例えばロジック部での 第2層間絶縁膜の膜厚が非常に厚くなってしまう。そし て、ロジック部の多層配線構造でスルーホールが極めて 深くなり、スルーホールのアスペクト比が増大し、半導 体装置の製造が難しくなる。

【0013】また、第1の従来例では、コンタクトプラ グ108と上部電極113とが、電極配線115を介し て接続されている。このために、メモリセル部の占有面 積縮小が難しくなる。

【0014】第2の従来例では、強誘電体キャバシタが コンタクトプラグ上に形成され、下部電極がコンタクト プラグに接続される。この場合には、第1の従来例と異 なり、メモリセル部の占有面積縮小が容易となる。しか し、第2の従来例では、強誘電体キャパシタを有するメ モリ回路にロジック回路を混載させるような半導体装置

【0015】このような混載の半導体装置で多層配線を 形成する場合には、本発明に説明で後述するように、配 線層接続のスルーホール形成(ドライエッチングによ る) において強誘電体膜の電気的特性劣化 (ヒステリシ ス特性等)あるいは信頼性低下が生じる。

【0016】本発明の目的は、強誘電体メモリ部を有し 多層配線構造となる半導体装置であって、優れた強誘電 体メモリ特性および高い信頼性を有するロジック回路混 載のような多機能の半導体装置の実現を容易にすること

【0017】そして、本発明の他の目的は、半導体装置 の量産適用に好適な製造方法を提供することにある。

【課題を解決するための手段】このために本発明の半導 体装置では、第1の層間絶縁膜上に下部電極、強誘電体 膜、上部電極がこの順に積層して成る強誘電体キャパシ タ表面にエッチングストッパ膜が形成され、前記エッチ ングストッパ膜上に第2の層間絶縁膜が形成されてい る。ここで、前記エッチングストッパ膜はチタン酸化物 の技術の特徴は、図8に従って説明すると、強誘電体キ 50 で構成され、前記第2の層間絶縁膜はシリコン酸化物で

構成されている。

【0019】また、本発明の半導体装置では、強誘電体 キャパシタと多層配線構造を有する半導体装置であっ て、第1の層間絶縁膜上に前記強誘電体キャパシタと第 1の配線層が形成され、前記強誘電体キャパシタを構成 する下部電極、強誘電体膜および上部電極の積層した膜 厚が、前記第1の配線層の膜厚と同一になっている。

【0020】また、本発明の半導体装置では、前記強誘 電体キャパシタを有するメモリセルにおいて、ビット線 およびプレート線が前記第2の層間絶縁膜を介して前記 10 強誘電体キャパシタの上部に配設されている。とこで、 前記ビット線およびプレート線が互いに並行して配設さ れている。また、隣接する2本のプレート線および1本 のビット線が所定のピッチで配設されている。

【0021】あるいは、前記強誘電体キャパシタを有す るメモリセルにおいて、プレート線が前記第2の層間絶 縁膜を介して前記強誘電体キャバシタの上部に配設さ れ、ビット線が第3の層間絶縁膜を介して前記プレート 線上に配設されている。同様に、ロジック回路とメモリ 回路の混載する半導体装置であって、前記ロジック回路 20 の第1の配線層とメモリ回路の前記強誘電体キャパシタ とが前記第1の層間絶縁膜上に形成され、ロジック回路 の第2の配線層と前記プレート線が前記第2の層間絶縁 膜上に形成され、ロジック回路の第3の配線層と前記ビ ット線が前記第3の層間絶縁膜上に形成されている。

【0022】そして、前記強誘電体キャパシタの下部電 極は前記第1の層間絶縁膜に形成されたコンタクトプラ グあるいは前記コンタクトプラグとその上部のバリア層 とを介して半導体基板表面の拡散層に電気接続される。 【0023】また、本発明の半導体装置の製造方法は、 強誘電体キャパシタを有する半導体装置の製造方法であ って、半導体基板上に形成した絶縁ゲート電界効果トラ ンジスタを被覆する第1の層間絶縁膜を形成する工程 と、前記第1の層間絶縁膜の所定の領域に半導体基板表 面の拡散層に接続するコンタクトプラグを形成する工程 と、前記強誘電体キャパシタを形成しない領域にある前 記コンタクトプラグを被覆するように酸化防止膜を形成 する工程と、前記酸化防止膜上および前記強誘電体キャ パシタを形成する領域にあるコンタクトプラグ上に導電 体膜と強誘電体膜とを積層して堆積させる工程と、酸化 40 雰囲気ガス中で熱処理を行い前記強誘電体膜の電気特性 を向上させる工程とを含む。

【0024】また、本発明の半導体装置の製造方法は、 半導体基板上に第1の層間絶縁膜を介して強誘電体キャ パシタを形成する工程と、前記強誘電体キャパシタ表面 に被着するエッチングストッパ膜を形成する工程と、前 記エッチングストッパ膜とは異種の第2の層間絶縁膜を 前記エッチングストッパ膜上に形成する工程と、第1ス テップのドライエッチングで前記第2の層間絶縁膜をエ ッチングし前記エッチングストッパ膜に達するコンタク 50 ている。すなわち、メモリセル部のシリコン基板1表面

ト孔を形成する工程と、反応ガスに水素を含まない第2 ステップのドライエッチングで前記露出したエッチング ストッパ膜を除去する工程とを含む。

【0025】あるいは、本発明の半導体装置の製造方法 は、半導体基板上に第1の層間絶縁膜を介して強誘電体 キャパシタと第1の配線層とを形成する工程と、前記強 誘電体キャパシタ表面に被着するエッチングストッパ膜 を形成する工程と、前記エッチングストッパ膜とは異種 の第2の層間絶縁膜を前記第1の配線層および前記エッ チングストッパ膜を被覆するように形成する工程と、第 1ステップのドライエッチングで前記第2の層間絶縁膜 をエッチングし前記第1の配線層および前記エッチング ストッパ膜に達するコンタクト孔を形成する工程と、反 応ガスに水素を含まない第2ステップのドライエッチン グで前記露出したエッチングストッパ膜を除去する工程 とを含む。

【0026】本発明では、強誘電体キャパシタあるいは 多層配線構造を有する半導体装置において、強誘電体キ ャパシタ表面を被着するようにエッチングストッパ膜が 形成される。あるいは、強誘電体キャパシタ上および多 層配線の第1の配線層上に形成される層間絶縁膜の膜厚 が同一になるように形成される。

【0027】このために、エッチングストッパ膜が強誘 電体キャパシタのドライエッチング損傷を完全に防止す るようになり、上記層間絶縁膜にコンタクト孔あるいは スルーホールを形成するためのドライエッチング工程 で、強誘電体キャパシタを構成する強誘電体膜の電気的 特性劣化は無くなり、強誘電体膜の信頼性も大幅に向上 するようになる。そして、スルーホールおよびコンタク 30 卜孔の深さがほぼ同一になると、オーバーエッチング時 間も少なくてすみ、多機能で微細な半導体装置の製造が 容易になる。

【0028】また、本発明のメモリセル部の構造では、 強誘電体キャパシタを有するメモリセルにおいて、プレ ート線とビット線とが高密度に配設できるようになる。 そして、メモリセルの平面的占有面積が縮小し、多機能 な半導体装置の高集積化あるいは高密度化が容易にな

[0029]

【発明の実施の形態】次に、本発明の第1の実施の形態 を図1乃至図3に基づいて説明する。図1は、強誘電体 メモリ部とロジック部の混載された半導体装置の断面図 である。そして、図2と図3は、このような半導体装置 の製造方法を説明するための工程順の断面図となってい

【0030】図1に示すように、従来の技術で説明した のと同様に、シリコン基板 1表面に素子分離絶縁膜2が 形成され、素子分離絶縁膜2で囲まれた活性領域に、ロ ジック部およびメモリセル部のMOSFETが形成され 10

30

にゲート酸化膜を介してゲート電極3が形成され、ソー ス・ドレイン用の拡散層4,5が形成されている。ま た、ロジック部のシリコン基板1表面にゲート酸化膜を 介してゲート電極3a, 3bが形成され、ソース・ドレ イン用の拡散層4a,5a,6が形成されている。

【0031】そして、平坦化された第1層間絶縁膜7の 所定の領域にコンタクト孔が設けられ、このコンタクト 孔にコンタクトプラグ8、9が形成されている。このコ ンタクトプラグ8は、強誘電体キャパシタの下部電極1 0に接続されている。ととで、コンタクトプラグ8は、 バリア層を介して下部電極10に接続されてもよい。そ して、この下部電極10上に積層して強誘電体薄膜11 と上部電極12が形成され、この強誘電体キャパシタを 被覆するようにエッチングストッパ膜13が形成されて いる。

【0032】また、コンタクトプラグ9はコンタクトバ ッド14に接続され、第2層間絶縁膜15に設けられた スルーホールを通してビット線16に接続されている。 さらに、エッチングストッパ膜13と第2層間絶縁膜1 5に設けられたコンタクト孔を通して、プレート線17 20 が強誘電体キャパシタの上部電極12に接続されてい る。ここで、積層した下部電極10、強誘電体薄膜11 および上部電極12の高さが、コンタクトバッド14の 高さと同じになるようにするとよい。

【0033】また、ロジック部では、コンタクトプラグ 8a、コンタクトプラグ9aは、それぞれ第1配線層1 8,19に接続されている。ことで、第1配線層18, 19の膜厚は、上記の下部電極10、強誘電体薄膜11 および上部電極12の積層する膜厚と同じになるように するとよい。そして、全面に第2層間絶縁膜15が形成 され、その表面が平坦化され、さらに、この第2層間絶 縁膜15の所定の領域にスルーホールが形成され、この スルーホールを介して第1配線層18,19にそれぞれ 接続する第2配線層20,21が形成されている。

【0034】次に、前述の第1の実施の形態の半導体装 置の製造方法について図2と図3に基づいて具体的に説 明する。

【0035】図2 (a) に示すように、例えば導電型が p型のシリコン基板 1 の表面に素子分離絶縁膜 2 が形成 され、公知の方法でトレンチ構造の素子分離領域が形成 される。そして、素子分離領域に囲まれた素子活性領域 にCMOSが形成される。すなわち、メモリセル部およ びロジック部にゲート電極3,3a,3bが形成され、 ソース・ドレイン用のn型の拡散層4,4a,5,5 a, 6が形成される。

【0036】次に、化学気相成長(CVD)法でシリコ ン酸化膜が堆積され、СМР法でその表面が研磨され平 坦化されて、第1層間絶縁膜7が形成される。そして、 所定の領域にコンタクト孔が形成され、窒化チタン等の

ンタクトプラグ8、8a、9、9aが形成される。そし て、図2(a)に示すように、強誘電体キャパシタの形 成領域をのぞく領域に酸化防止膜22が形成される。と こで、酸化防止膜22は膜厚50nm程度のシリコン窒 化膜である。

【0037】次に、図2(b)に示すように、導電体膜 である膜厚200nm程度のPt膜、膜厚200nm程 度のPLZT ((Pb_{1.01}La_{0.03}) (Zr_{0.35}Ti 。。。,)O,)膜、膜厚50nmのIrO,と膜厚100 nmのIrがこの順に積層して堆積される。そして、微 細加工技術で上記積層膜が加工され、下部電極10、強 誘電体薄膜11および上部電極12が形成される。こと で、酸化防止膜22は、PLZT膜の形成工程で、成膜 時に酸素雰囲気で熱処理を行う場合に、強誘電体メモリ 領域外のコンタクトプラグ8a、9、9a表面が酸化さ れるのを防止するものである。なお、この酸化処理は、 Pt膜とPLZT膜の形成後に行われる。この酸化雰囲 気での熱処理で、強誘電体メモリのコンタクトプラグ8 表面の酸化を完全に防止するために、Ir. IrO2

、TiN、TaN等がバリア層としてコンタクトプラ グ8と下部電極10の間に形成されるとよい。

【0038】次に、図2(c)に示すように、下部電極 10、強誘電体薄膜11および上部電極12を被覆する ようにエッチングストッパ膜13が形成される。このエ ッチングストッパ膜13には、膜厚50nm程度のTi O、膜あるいはSiON膜が用いられる。

【0039】次に、酸化防止膜22が除去され、アルミ 金属あるいはタングステンのスパッタ成膜とそのパター ニングとで、図3(a)に示すように、コンタクトバッ ドI4、第1配線層18,19が形成される。ととで、 アルミ金属あるいはタングステンの膜厚は550~60 0 n m程度に設定される。この膜厚は、積層した下部電 極10、強誘電体薄膜11および上部電極12の膜厚と 同じである。

【0040】次に、全面にプラズマCVD法でシリコン 酸化膜が堆積され、CMP法でその表面が完全に平坦化 されて第2層間絶縁膜15が形成される。そして、レジ ストマスク23をエッチングマスクにしたドライエッチ ングで、第2層間絶縁膜15の所定の領域がエッチング され、コンタクトパッド14表面に貫通するスルーホー ル24、エッチングストッパ膜に達するコンタクト孔2 5、第1配線層18、19表面にそれぞれ達するスルー ホール26,27が同時に形成される。

【0041】 このドライエッチングでは、エッチングガ スとしてCH、F、あるいはCHF、ガスが用いられ、 シリコン酸化膜である第2層間絶縁膜15が選択的にエ ッチングされ、TiO、 膜であるエッチングストッパ膜 13はほとんどエッチングされない。また、エッチング ストッパ膜13は水素の侵入をブロックするため、上記 バリア膜とタングステン等の高融点金属が充填され、コ 50 スルーホール形成工程で、エッチングガスから生じる水

素により強誘電体薄膜11が劣化することはない。

【0042】次に、反応ガスをCF。あるいはCI。に 変えて、露出したエッチングストッパ膜13がエッチン グされる。このようにして、図3(a)に示すように、 上部電極12表面に貫通するようにコンタクト孔25 a が形成される。

【0043】次に、スルーホール24, 26, 27およ びコンタクト孔25aを充填するように、高温リフロー スパッタ法でアルミ金属膜が堆積される。そして、この アルミ金属の微細加工を経て、図1で説明したようなビ 10 ット線16、プレート線17および第2配線層20.2 1が形成される。

【0044】従来の技術では、水素の侵入を阻止するよ うなエッチングストッパ膜が強誘電体キャパシタを被覆 するように形成されることはない。このために、ドライ エッチングによるスルーホールおよびコンタクト孔の形 成工程で、水素および帯電損傷による強誘電体膜の劣化 が著しい。

【0045】これに対して、本発明の方法では、上述し クト孔25 aが、第2層間絶縁膜15とエッチングスト ッパ膜13の2ステップのドライエッチング工程を通し て形成される。このために、スルーホール24,26, 27 およびコンタクト孔25 a の形成工程で、強誘電体 薄膜11の電気的特性の劣化が生ずることはなく、また 信頼性の低下も完全に避けられるようになる。

【0046】ドライエチングの反応ガスに水素が含まれ ていると、プラズマ励起のために水素イオンあるいはラ ジカル水素が多量に発生する。この水素イオンあるいは 元する能力が非常に高い。本発明のエッチングストッパ 膜13は、上述したように水素阻止能力が高く、このド ライエッチング工程での強誘電体膜の劣化を完全に防止 できるようになる。

【0047】ととで、コンタクトパッド14、第1配線 層18,19の膜厚と強誘電体メモリの厚さとが同じに 形成されると、スルーホール24、26、27とコンタ クト孔25aの深さが同じになり、その形成が非常に容 易になる。

【0048】次に、第2の実施の形態について図4に基 40 づいて説明する。この第2の実施の形態では、スルーホ ール部およびコンタクト孔部が第1の実施の形態と異な る。それ以外は、第1の実施の形態と同じである。

【0049】図4に示すように、第1の実施の形態で説 明したのと同様にして、第2層間絶縁膜15の所定の領 域にスルーホール24a, 26, 27およびコンタクト 孔25 aが形成される。ここで、スルーホール24 a は、コンタクトプラグ9表面に貫通するように形成され る。また、この場合には、ロジック部の第1配線層1

極10、強誘電体薄膜11および上部電極12の合計の 厚さより薄くなってもよい。

【0050】次に、スルーホール24a、26,27お よびコンタクト孔25 a の内壁にバリア膜が窒化チタン で形成される。この窒化チタンは水素の侵入をブロック する働きを有する。そして、スルーホール24a、2 6,27およびコンタクト孔25aにタングステンが充 填され、コンタクトプラグ28,29,30,31が形 成される。そして、アルミ合金でビット線16a、プレ ート線17a、第2配線層20a, 21aが形成され る。上記のタングステンの形成で、WF。と水素を含む ガスの混合ガスの使用が可能になり、ロジック回路とメ モリ回路の混載の半導体装置の製造が容易になる。

【0051】また、この場合では、スルーホールおよび コンタクト孔の深さが同じになるように設定する必要は ない。また、第1の実施の形態と異なり、コンタクトバ ッドの形成は不要となり、メモリセル部の面積縮小が容 易になる。

【0052】次に、本発明の強誘電体キャパシタを有す たように強誘電体キャパシタの上部電極12上のコンタ 20 るメモリセル部の構造について、以下、第3乃至第5の 実施の形態で説明する。これらの実施の形態では、主に ビット線とプレート配線の関係が特徴的となっている。 【0053】はじめに、第3の実施の形態について図5 に基づいて説明する。 図5はメモリセル部の製造工程順 の平面図である。図5(a)に示すように、拡散層32 が所定の配置で多数個形成されている。そして、ワード 線33が配設されている。また、1個の拡散層32にコ ンタクト孔34が3個形成されている。

【0054】そして、図5(b)に示すように、第1あ ラジカル水素は、強誘電体キャパシタの強誘電体膜を還 30 るいは第2の実施の形態で説明した強誘電体キャパシタ 35 およびコンタクトパッド36 が形成されている。さ らに、図5 (c)に示すように、ワード線33に直交す るようにビット線37およびプレート線38が並行して 配設されている。これらのビット線37およびプレート 線38は、同層の配線層に形成されている。例えば、第 1の実施の形態で説明した第2配線層と同層の配線層で 形成されている。そして、ビット線37およびプレート 線38は、それぞれ、スルーホールを介してコンタクト パッド36、コンタクト孔を介して強誘電体キャパシタ 35の上部電極に接続されている。また、この場合に特 徴的なことは、1本のビット線と2本のプレート線とが 交互に配設されていることである。

【0055】次に、第4の実施の形態について図6に基 づいて説明する。図6もメモリセル部の製造工程順の平 面図である。図6(a)に示すように、ワード線33が 配設され、強誘電体キャパシタ35およびコンタクトパ ッド36が形成されている。そして、図6(b)に示す ように、ワード線33に直交するようにビット線37a およびプレート線38aが並行して形成されている。こ 8, 19の膜厚が、第1の実施の形態で説明した下部電 50 こで、ビット線37aおよびプレート線38aは、それ

ぞれ、スルーホールを介してコンタクトパッド36、コ ンタクト孔を介して強誘電体キャパシタ35の上部電極 に接続されている。この場合に特徴的なことは、第3の 実施の形態と異なり、1本のビット線と1本のプレート 線とが交互に配設されていることである。

【0056】次に、第5の実施の形態について図7に基 づいて説明する。図7もメモリセル部の製造工程順の平 面図である。図7(a)に示すように、ワード線33が 配設され、強誘電体キャパシタ35および第1コンタク トパッド39が形成されている。

【0057】さらに、図7(b)に示すように、第1コ ンタクトバッド39に接続する第2コンタクトバッド4 0が形成されている。また、ワード線33に並行するよ うにプレート線41が配設されている。ことで、第2コ ンタクトパッド40およびプレート線41は、第1の実 施の形態で説明した第2配線層と同層に形成されてい る。

【0058】そして、図7(c)に示すように、ビット 線42が、第2のスルーホールを通して2コンタクトパ ッド40に接続し、プレート線41とは直交するように 20 配設されている。ここで、プレート線41とビット線4 2とは層間絶縁膜を介して絶縁されている。

【0059】以上の第3乃至第5の実施の形態では、メ モリセル部のプレート線とビット線とが高密度に配設で きるようになる。このために、メモリセルの平面的占有 面積は縮小し、多機能な半導体装置の高集積化あるいは 高密度化が容易になる。

【0060】本発明では、強誘電体薄膜としてはPLZ T膜以外にPZT膜のようなものでも同様に適用でき る。また、エッチングストッパ膜としてTiO、膜、S 30 【符号の説明】 iON膜あるいはアルミナ膜以外でも、層間絶縁膜との ドライエッチング選択比が高くなる絶縁膜であれば同様 に適用できる。なお、この場合には、水素の侵入に対し てブロック能力の高いものであれば好適である。そし て、強誘電体キャパシタの下部電極および上部電極との 密着性の高い絶縁膜であることも必要である。

[0061]

【発明の効果】以上に説明したように、本発明では、下 部電極、強誘電体膜、上部電極で構成される強誘電体キ ャパシタ表面にエッチングストッパ膜が被着し、エッチ 40 ングストッパ膜上に別種の層間絶縁膜が形成される。あ るいは、強誘電体キャパシタと多層配線構造を有する半 導体装置において、層間絶縁膜上に強誘電体キャパシタ と第1の配線層が形成され、強誘電体キャパシタの膜厚 が、上記第1の配線層の膜厚と同一になるように形成さ れる。

【0062】また、本発明では、強誘電体キャパシタを 有するメモリセルにおいて、ビット線およびプレート線 が層間絶縁膜を介して強誘電体キャパシタの上部に配設 12

いは直交して髙密度に配設される。

【0063】このために、上記層間絶縁膜にコンタクト 孔あるいはスルーホールを形成するためのドライエッチ ング工程で、強誘電体キャパシタを構成する強誘電体膜 の電気的特性劣化は無く、強誘電体膜の信頼性は大幅に 向上するようになる。

【0064】さらには、強誘電体キャパシタおよび多層 配線構造を有する半導体装置の製造が非常に簡便にな

【0065】また、本発明の強誘電体キャパシタを有す 10 るメモリセル部の構造では、プレート線とビット線とが 高密度に配設できるようになる。そして、メモリセルの 平面的占有面積が縮小し、多機能な半導体装置の高集積 化あるいは高密度化が容易になる。

【図面の簡単な説明】

【図1】本発明の第1の実施の形態を説明するための半 導体装置の断面図である。

【図2】上記半導体装置の製造工程順の断面図である。

【図3】上記半導体装置の製造工程順の断面図である。

【図4】本発明の第2の実施の形態を説明するための半 導体装置の断面図である。

【図5】本発明の第3の実施の形態を説明するための強 誘電体メモリセルの平面図である。

【図6】本発明の第4の実施の形態を説明するための強 誘電体メモリセルの平面図である。

【図7】本発明の第5の実施の形態を説明するための強 誘電体メモリセルの平面図であ

【図8】従来の技術を説明するための半導体装置の断面 図である。

シリコン基板

素子分離絶縁膜

3, 3a, 3b ゲート電極

4, 4a, 5, 5a, 6, 32 拡散層

第1層間絶縁膜

8, 8a, 9, 9a, 28, 29, 30, 31 コン タクトプラグ

10 下部電極

1 1 強誘電体薄膜

12 上部電極

> 13 エッチングストッパ膜

14.36 コンタクトパッド

15 第2層間絶縁膜

16, 37, 37a, 42 ビット線

17, 38, 38a, 41 プレート線

18, 19 第1配線層

20, 21 第2配線層

22 酸化防止膜

24, 24a, 26, 27 スルーホール

され、上記ビット線およびプレート線が互いに並行ある 50 25,25a,34 コンタクト孔

- メモリセル部 ---

13

33 ワード線 35 強誘電体キャパシタ *39 第1コンタクトパッド 40 第2コンタクトパッド

ロジック部 -

2.2酸化防止膜 9_.a

【図1】

- ロジック部 -- メモリセル部 ----


1:シリコン茲板 2:秦子分離拍線填 3,3a,3b:ゲート電極 4a,5,5a,6:拡散層 7:第1層間絶線模 8,8a,9,9a:コンタクトプラグ 10:下部電板架質


10: 下部電腦 11: 強誘電体審膜 12: 上部電腦 13: エッチングストッパ膜 14: コンタクトパッド

15:第2層間絶縁膜 16:ビット線 17:プレート線


18, 19:第1配線層 20, 21:第2配線層

[図2]







【図4】




[図6]







| [図8] | 119 | 120 | 115 | 118 | 117 | 115 | 118 | 110 | 115 | 118 | 110 | 115 | 118 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 110 | 1

【図7】







フロントページの続き

(51) Int.Cl.⁷

識別記号

FΙ

テーマコート' (参考)

HOlL 21/8247

29/788

29/792

(72)発明者 林 喜宏

東京都港区芝五丁目7番1号 日本電気株

式会社内

Fターム(参考) 5F001 AA17 AD33 AD90 AC10 AG31

5F038 AC05 AC15 DF05 EZ01 EZ15

EZ20

5F083 AD00 FR02 GA09 GA21 GA30

JA15 JA36 JA38 JA39 JA40

JA56 KA05 MA04 MA05 MA06

MA17 MA19 NA01 PR03 PR40

ZA12